quarta-feira, 11 de maio de 2011

'Plano' desde 1959, chip da Intel terá 3 dimensões para ficar mais veloz


A fabricante de processadores Intel anunciou nesta quarta-feira (4) sua nova arquitetura de microchips. Batizada de "3D Tri-Gate", a tecnologia permitirá a fabricação de chips com estrutura tridimensional: desde a invenção do primeiro circuito integrado, em 1959, os processadores são formados pro transistores alinhados em uma superfície bidimensional, plana.


Segundo a Intel, os novos processadores vão utilizar placas de silício com transistores de apenas 22 nanômetros - ou seja, 22 bilionésimos de metro. Os chips Sandy Bridge, que chegaram ao mercado no início de 2011, utilizam tecnologia de 32 nanômetros. Isso significa que o novo processador terá transistores cerca de 30% mais "magros".

A novidade possibilita que os chips operem em voltagens menores e com menores perdas, fornecendo uma combinação de alto desempenho com eficiência no consumo de energia, se comparado transistor da geração anterior. Essas capacidades dão aos projetistas de chips a flexibilidade para escolher transistores voltados para baixo e alto desempenho, dependendo da aplicação.

Os transistores 3D Tri-Gate de 22 nm fornecem uma melhoria de 37% no desempenho em baixa voltagem se comparado aos transistores planos de 32 nm da Intel. Esse ganho significa que eles são ideais para o uso em dispositivos móveis pequenos, que operam usando menos energia. Segundo a Intel, os novos transistores consomem menos da metade da energia para oferecer o mesmo desempenho dos transistores 2D planos em chips planos de 32 nm.

Os transistores 3D Tri-Gate representam a reinvenção do transistor. A porta bidimensional tradicionalmente “plana” é substituída por um silício tridimensional em forma de quilha, incrivelmente fino que sobe verticalmente desde o substrato do silício. O controle da corrente é feito por meio da inclusão de uma porta em cada um dos três lados - uma em cada lado e uma em cima - em vez de apenas uma em cima, como acontece com os transistores planos 2D.

Esse controle adicional possibilita que o fluxo da corrente no transistor seja o máximo possível quando o transistor estiver em estado ligado (para desempenho), e perto de zero quando ele estiver em estado desligado (para minimizar o consumo), além de possibilitar uma troca muito rápida entre os dois estados (para desempenho).

Fonte: G1 
Temos como intuito postar notícias relevantes que foram divulgadas pela mídia e são de interesse do curso abordado neste blog. E por isso esta matéria foi retirada na íntegra da fonte acima citada, portanto, pertencem a ela todos os créditos autorais. 

Nenhum comentário:

Postar um comentário

Postagens Recentes: